Sn74hc595n IC Registre de décalage 8 bits

Le 74HC595; Le 74HCT595 est un registre d’entrée série/série ou de décalage parallèle 8 bits avec un registre de stockage et des sorties à 3 états. Le registre de décalage et le registre de stockage ont des horloges distinctes. 
L’appareil dispose d’une entrée série (DS) et d’une sortie série (Q7S) pour activer la cascade et une entrée MR de réinitialisation asynchrone. Un LOW sur MR réinitialisera le registre de décalage. Les données sont décalées sur les transitions LOW-to-HIGH de l’entrée SHCP. Les données du registre de décalage sont transférées vers le registre de stockage lors d’une transition LOW-to-HIGH de l’entrée STCP. Si les deux horloges sont connectées ensemble, le registre de décalage aura toujours une impulsion d’horloge d’avance sur le registre de stockage. Les données du registre de stockage apparaissent à la sortie chaque fois que l’entrée d’activation de sortie (OE) est FAIBLE. 
Un HIGH sur OE fait en sorte que les sorties prennent un état OFF à haute impédance. Le fonctionnement de l’entrée OE n’affecte pas l’état des registres. Les entrées comprennent des diodes de serrage. Cela permet l’utilisation de résistances de limitation de courant pour interfacer les entrées avec des tensions supérieures à VCC.